日経サイエンス  2002年4月号

3次元に飛躍する半導体多層チップ

T.H. リー(スタンフォード大学)

 半導体の集積度を高める妙手がある。シリコンの微細回路を何枚も重ねて立体的に配線すればいい。多結晶シリコンをうまく利用した低コストの大容量メモリーチップが近く登場する。

 

 IT(情報技術)産業が拠り所にしてきた「ムーアの法則」が物理的な限界に近づきつつある。半導体の性能をさらに上げるにはシリコンから新種の半導体に転換する道もあるが,これには膨大なコストがかかる。

 

 このジレンマを解決するのが“3次元チップ”だ。通常どおりシリコン単結晶の基板に素子を形成した後,多結晶シリコンや金属配線層を重ね,次々に回路を描いていく。熱処理によって多結晶シリコンの結晶粒を大きくする技術と,積層工程ごとに表面を化学機械研磨によって平坦化する技術がポイントだ。多結晶シリコンの熱処理は液晶ディスプレーの薄膜トランジスタ形成に,化学機械研磨は在来の半導体チップ製造にすでに利用されており,これらを活用する。在来の材料と技術を利用しながら高集積化が可能。高価な単結晶シリコンは1層だけなので,低コストのチップになる。

 

 著者が設立に加わった半導体ベンチャーのマトリクス・セミコンダクター(カリフォルニア州サンタクララ)が2002年にまず不揮発性メモリーを商品化する。デジカメの画像記録やオーディオ録音用などの安価なメモリーカードとして使われる見通しだ。

著者

Thomas H. Lee

マサチューセッツ工科大学で学位取得後,1990年にアナログデバイシズで回路設計技術者を務めた。1992年,ラムバス社に移ってメモリーチップ用の高速アナログ回路を開発。彼の仕事はアドバンスト・マイクロ・デバイス(AMD)やデジタル・イクイップメント(DEC)のマイクロプロセッサーにも利用された。1994年にスタンフォード大学電子工学部に転じ,ギガヘルツ通信回路に焦点を当てて研究している。2つの学会からDistinguishedLecturer(傑出した研究者)として招聘されたほか,パッカード・フェローでもある。3次元集積回路の製造や量産にかかわる4件を含め,14件の米国特許を保有。

原題名

A Vertical Leap for Microchips(SCIENTIFIC AMERICAN January 2002)